問16 4ビットのデータを入力し，“1の入力数が0個又は偶数個のとき出力が1， 奇数個のとき出力が0”になる回路はどれか。 ここで，各回路の図記号は次のとおりとする。
ア イ
ウ エ
問17 処理装置の高速化に関する技術の一つで，命令の読出しから実行までを複数の ステージに分け，各ステージを並行して実行することによって，処理効率を 向上させる方式はどれか。
ア インタリーブ イ キャッシュメモリ
ウ ディスクアレイ エ パイプライン
問18 処理装置を構成する要素のうち，分岐命令の実行によって更新されるものはどれか。
ア インデックスレジスタ イ 汎用レジスタ
ウ プログラムレジスタ エ 命令レジスタ
問19 主記憶へのアクセスを伴う演算命令を実行するとき，命令解読と オペランド読出しの間に行われる動作はどれか。
ア 入出力装置起動 イ 分岐アドレス計算
ウ 有効アドレス計算 エ 割込み発生
問20 1時間当たり36,000件のデータを処理するシステムを考える。 1件のデータ処理に必要な実行命令数を平均100万ステップ，CPUの利用率を 80％とするとき，最低何MIPSのプロセッサ性能が必要か。
ア 8.0 イ 10.0 ウ 12.5 エ 36.0